概要

フィックスターズならではの「FPGA」に関する高速化手法、
効率的な開発ノウハウ、苦労話などについてお話しいたします。

お申込みページ

講演内容

FPGA の論理を Chisel でゴリゴリ開発してみた話

一般的に論理回路を記述するには VHDL や Verilog が使われますが、
メジャーなプログラミング言語の開発支援環境と比較して貧弱であることは否めません。
高位合成ではなく、クロック単位での論理をゴリゴリ書きたいけども、 VHDL も Verilog も書きたくない。
そこで、UC Berkeley が開発している Chisel3 を用いて開発を行った経験をもとに、
そのメリットやデメリット、開発のノウハウをお伝えしたいと思います。

Vitisのアクセラレーション・アプリケーション開発をエッジで思う存分活用したい

アブストラクト：Vitisのアクセラレーション・アプリケーション開発は
データセンターなどで主に使用されますが、エッジ開発に使う方法を試行錯誤しました。
プラットフォームに例えばカメラ・インターフェース回路とディスプレイ出力回路を搭載して、
ハードウェア・カーネルで画像フィルタを実装することができれば
ソフトウェア技術者の方でも画像システムが構築できるようになると思います。
今回はその第1歩として、Vitisアプリケーション・アクセラレーション開発のハードウェア・デザインにaxi_dmaと
メディアン・フィルタIPを実装し、ハードウェア・カーネルとしてソーベルフィルタを実装しました。
KV260でノイズ入りの画像をプラットフォーム上のメディアン・フィルタでノイズを消して、
ハードウェア・カーネルのソーベル・フィルタでエッジを検出する実例を示します。

お申込みページ

登壇者

竹本 義孝／Yoshitaka TAKEMOTO
株式会社フィックスターズ
ソリューション第四事業部　シニアエンジニア

小野 雅晃
FPGAの部屋
FPGAの部屋

スケジュール

※発表内容については変更になる可能性もございますのであらかじめご了承ください。
※途中入退室可（その旨をお伝えください）　

お申込みページ

対象者

・FPGA による高速化に興味のあるエンジニアや学生
・実践的な FPGA 開発について知りたいエンジニア
・ソフトウェアだけでなくハードウェアでの最適化にも精通したいエンジニア
・フィックスターズの FPGA エンジニアと話してみたい方
・フィックスターズに興味がある方

入場方法

時間：17:55～18：00
お申し込み後、対象のURLをお送りさせていただきます。

※お手数ですが、最新のGoogle ChromeもしくはFirefoxをご使用下さい。
※リクエストがタイムアウトした際は再度リクエストを送り、お待ちください。
※当日は質問などございましたらその場でお申し付けいただくか、
　チャットでお申し付けください。

フィックスターズの代表番号は、留守番電話となり通じませんので、ご連絡はメールにてお願いいたします。

hr-seminar@fixstars.com

お申込みページ

公開資料 リンクはこちら

主催：株式会社フィックスターズ　　　

フィックスターズとは

フィックスターズは、”Speed up your Business” をコーポレートメッセージとして掲げるソフトウェアカンパニーです。
エンジニアが社員の9 割を占める当社には、コンパイラ・仮想マシンの開発を得意とするソフトウェアエンジニアや
カーネルハッカーのほか、元半導体設計者から各種アルゴリズム開発者まで、
多様なバックグランドを持った優秀なエンジニアが多数在籍しています。
技術に貪欲な仲間たちが切磋琢磨しエンジニアとして高度な実力を磨くことができる環境です。